聊一聊苹果芯片所用的SIP封装技术

苹果在发布会上提及了其芯片用于了SIPPCB，但你理解吗？　　SIP是SysteminPackage（系统级PCB、系统构装）的全称，这是基于SoC所发展出来的种PCB技术，根据Amkor对SiP定义为「在一IC纸盒体中，包括多个芯片或一芯片，再加被动元件、电容、电阻、连接器、天线等任一元件以上之PCB，即视作SiP」，也就是说在一个PCB内不仅可以装配多个芯片，还可以将包括上述有所不同类型的器件和电路芯片砌在一起，建构成更加简单的、原始的系统。　　SiP还包括了多芯片模组（Multi-chipModule；MCM）技术、多芯片PCB（Multi-chipPackage；MCP）技术、芯片填充（StackDie）、PoP（PackageonPackage）、PiP（PackageinPackage），以及将主/被动元件内埋于基板（EmbeddedSubstrate）等技术。以结构外观来说，MCM归属于二维的2D构装，而MCP、StackDie、PoP、PiP等则归属于立体的3D构装；由于3D更加能合乎小型化、高效能等市场需求，因而在近年来倍受业界注目。

　　SiPPCB中点对点技术（Interconnection）多以打线黏合（WireBonding）居多，少部分还使用覆晶技术（FlipChip），或是FlipChip配上WireBonding作为与Substrate（IC载板）间的点对点。但以StackDie（填充芯片）为事例，上层的芯片仍须要藉由WireBonding来相连，当填充的芯片数减少，就越上层的芯片所需的WireBonding长度则将就越宽，也因此影响了整个系统的效能；而为了保有打线空间的考量，芯片与芯片间则须要有助于的放入Interposer，导致PCB厚度的减少。

　　随着SoC制程技术从微米（Micrometer）迈向纳米的较慢演变，单一芯片内所能容纳的电晶体数目将愈来愈多，同时提高SoC的统合能力，并符合系统产品对低功耗、低成本及高效能之拒绝。但是当半导体制程转入纳米世代后，SoC所面对的各种问题，也越来越难以解决，如制程微缩的技术瓶颈及成本越来越大、SoC芯片研发的成本与时间较慢上升、异质（Heterogeneous）统合艰难度较慢提升、产品生命周期变长，及时上市的压力逆大，使SiP技术有发展的机会。　　SiP技术不具统合弹性可大幅度削减电路载板面积　　系统PCB（SiP）技术在现有集成电路工程并非低艰难度的制程，因为各种功能芯片利用集成电路PCB技术统合，除考量PCB体的风扇处置外，功能芯片组可分可以将原本线性的功能设计或元件，统合在单一芯片，不仅可以防止设计方案被剽窃拷贝，也能利用多功能芯片统合的优势让最后产品极具市场竞争力，特别是在在产品的体积、功耗与成本上都能因为SiP技术而取得提高。　　SiP元器件若设计规画得宜，已可相等于一系统载板的涉及功能芯片、电路的总和，而依据有所不同的功能芯片展开系统PCB，可以采行非常简单的SidebySide芯片布局，也可利用比较更加简单的多芯片模组MCM（Multi-chipModule）技术、多芯片PCBMCP（Multi-chipPackage）技术、芯片填充（StackDie）、PoP（PackageonPackage）、PiP（PackageinPackage）等有所不同可玩性与制作方式展开系统组构。

也就是说，在单一个PCB体内不只可运用多个芯片展开系统功能建构，甚至还可将包括前述有所不同类型器件、被动元件、电路芯片、功能模组PCB展开填充，利用内部连线或是更加简单的3DIC技术统合，建构成更加简单的、原始的SiP系统功能。　　而在SiP统合PCB中，关键的技术就在于SiPPCB体中的芯片或功能模组的芯片内点对点技术（Interconnection），在一般非常简单形式或是对芯片体积拒绝不高的方案中，运用打线黏合（WireBonding）才可符合多数市场需求，而打线黏合形式芯片多用SidebySide三大布局居多，当功能芯片数量多时，芯片的标记面积就不会减少，而若要超过SiPPCB体再行大力微缩设计，就可转用技术层次更高的覆晶技术（FlipChip）或是FlipChip再行配上打线黏合与IC载板（Substrate）之间展开点对点。

　　基本上填充芯片（StackDie）的作法在上层的芯片或模块依然必须利用打线黏合展开相连，但若遇到SiP的统合芯片、功能模块数量较多时，即填充的芯片、功能模组数量减少，这不会造成越是设在SiP结构上层的芯片、模块所必须的打线相连电子线路长度将因此快速增长，传输线路变长对于低时脉运作的功能模块不会产生线路杂讯或是影响了整体系统效能；至于SiP在结构上为了腾出WireBonding的打线空间，对芯片与芯片或是功能模块与功能模块间放入的Interposer处置，也不会因为这些适当程序造成SiP最后PCB成品的厚度减少。　　随着IC集成电路生产、PCB技术大大演变，芯片或功能模块的裸晶本身制程，已从微米制程升级至纳米等级，这代表单一个功能芯片或功能模块可以越做越小，也代表SiP的功能可因而获得倍数的茁壮，甚至还能游刃有余地保持完全相同的PCB体尺寸。　　也是拜为半导体科技进步之赐给，单一芯片功能在效能、体积、功耗展现出的持续优化，也同时提高了芯片的SoC（SystemonChip）统合能力。

　　但SoC在面临微缩、异质核心（Heterogeneous）统合、产品较慢更替版本／功能等拒绝更加高下，也让制程比较全然、更加有利于多芯片统合的SiP制程技术浮现，让SiP在更好发展场域有其发展优势与条件。　　SiP功能优势多沦为轻巧电子产品设计最重要方案再行来审视SiP的技术优势。　　首先SiP可利用PCB技术让统合设计极具效率，也就是说SiP可在单一PCB体内装有多组功能芯片，例如单一SiP若统合两组功能芯片，用于填充设计可以在完全相同芯片标记面积设置双芯片功能，若是三个功能芯片构装，则可以在单一芯片额大的体积设置多芯片功能。

　　SiP另众多优势在于构装芯片的设计检验不会比某种程度多功能芯片统合的SoC设计方案更加非常简单许多，因为SiP为利用有数的功能芯片、矽智财IP或是功能模块芯片展开构装，基本上这些功能独立国家的芯片均已可利用既有的检验流程证实功能完整性，而在SiP制程中仅有针对芯片与芯片、功能模块与功能模块的内部连线在PCB后否长时间正确性展开检验，大幅度增加设计流程与检验成本。　　而SoC却必须利用版图布局／布线，不仅在设计流程与负荷比较简单，在后期的芯片检验调校成本也比较较高，两者相比SiP在谋求产品上市时间有绝对优势。

同时，SiP的优点还有可以融合有所不同功能芯片、功能模块，在面临异质芯片构装方面可以极具弹性，在PCB体内还可设置被动元件，甚至构建天线模块入PCB体，芯片的PCB成果可以合为一套电子系统，构建嵌入式无源元件的设计方案人组。　　　　另外SiP也可大幅度降低系统开发成本，因为涉及的电子电路都可以利用PCB体内的线路与元件布局展开统合，如此一来不仅节省了SiP终端元器件本身的标记空间，也能把部分电路载板的关键线路、零组件划归SiPPCB体中，极为修改PCB电路板的复杂度与面积，成本与检验程序可取得大幅度优化。

　　高度集成电路PCB统合提高产品外用机械、外用化学生锈能力SiP也不具备极佳的抗机械、外用化学生锈能力，因为涉及电路都以PCB体整个外壳一起，可减少电路载板的抗机械形变、外用化学生锈能力，同时提升了电子系统的可靠性。　　而与传统集成电路芯片或PCB元器件有所不同的是，SiP不只是可处置数位系统电子的标准化运算，看起来DSP（Digitalsignalprocessing）数位信号处理系统、感测器、微机电MEMS（MicroElectroMechanicalSystems）甚至是光通讯应用领域，都可以利用关键模组元件统合，以大于芯片的SiPPCB元器件实践中以往必须大片电路功能载板处置的功能设计。　　由于SiP可用于的芯片内布局、内部连线技术方案的差异，并能SiP构建如单一PCB体利用多芯片点对点、倒装、IC芯片必要芯片点对点等设计方案已完成SiP元器件设计，这可以让SiP在多芯片统合后对外的电气相连介面大幅度削减，不仅可有效地增加PCB体尺寸与插槽数量，也可延长功能IC间的相连线路长度，让电气性能展现出大幅度提高，而SiP利用芯片内部点对点可以获取更高品质的电气相连效果、低功耗、低噪讯的相连品质，特别是在在低外部频率的工作环境中，SiP的运营效能可以超过相似SoC元器件的运营效果。　　SiP元器件也并非仅有无缺点，SiP在运营速度、介面频宽、功耗展现出多数仍较SoC元器件远比逊色，因为SoC为功能极为优化的设计，已对运营效能、介面频宽、元器件功耗展现出展开最佳化调教，而SiP为利用矽智财IP、功能IC或部分功能模块展开PCB体内的内部联结统合，较SoC多了许多电晶体数量差距，造成功耗展现出无法必要与SoC产品互为抗衡。

此外，内部打线相连若是采行TSV（Through-SiliconVia）相连，因为接线没能如SoC超过极为优化，金属线材相连会因电阻造成传输延后，再加各功能芯片也有其独立电源供应，也不会造成功耗优化的程度提高有限。

本文来源：开元ky官网-www.mulletsonline.com